SGSA903S + W5500 Evaluation Board 简称 W5500-EVB,是为了方便广大用户更好的了解、使用 W5500 这款网络芯片所开发的评估板。该板采用了MH1903S+W5500 的设计,基于 SGSA903S平台。W5500延续了之前WIZnet系列产品的ToE技术,使用硬件逻辑门电路实现 TCP/IP 协议栈的传 输层及网络层(如:TCP, UDP, ICMP, IPv4, ARP, IGMP, PPPoE 等协议),并集成了数据链路层,物理层,以及32K 字节片上 RAM 作为数据收发缓存。从而把网络数据流量的处理工作全部转移到 W5500 集成硬件中进行。使得上位机主控芯片SGSA903S只需承担 TCP/IP 应用层控制信息的处理任务,从而大大节省了上位机对于数据复制、协议处理和中断处理等方面的工作量,提升了系统利用率及可靠性。在操作过程中,用户可以近似的将 W5500 作为 SGSA903S 的一个外设 RAM 来使用,非常简易。另外,W5500还提供网络唤醒及掉电模式供客户选用,从而降低系统能耗。W5500对外接口为通用的 80MHz 高速 SPI,供不同平台拓展高速以太网方案选用。
SGSA903S安全MCU:
- ARM SecurCore™ SC300™核心
32-bit RISC Core(ARMv7-M)
MPU 内存保护单元
最高 204MHz 主频(1、2 分频可调)
FPU 单元
1 个受控 JTAG-DP/SW-DP 调试端口
- 640KB SRAM
- 1 个 QSPI 控制器,支持 XIP
- 系统控制模块(控制所有外设模块时钟及系统相关配置)
- 安全加密算法加速引擎 ,包括:
对称算法:DES、TDES、AES-128/192/256
非对称算法:RSA-1024/2048、ECC
HASH 校验算法:SHA-1/224/256/384/512
- 2 路 SmartCard 接口(支持 EMV Level-1 协议规范、ISO7816-3 标准),其中 SCI0 集成 7816 电平转换功能,可配置输出 3V 和 1.8V
- 4 路 UART 接口(均支持 4 线)
- 3 路 SPI 接口(其中 SPI0 主从可配,其他 2 路仅支持 Master)
- 1 路高速 SPI Master 接口 SPI5
- 1 路 IIC 接口
- 1 路 KBD(4x5 矩阵键盘)
- 8 个 32 位 TIMER(带有 PWM 功能,支持单周期输出)
- 1 路 LCDI 接口,支持 8080、6800 总线协议
- 1 个真随机数发生器
- 1 个 DMA 控制器(支持 8 通道 DMA 传输)
- 1 个 CRC 模块(支持 16Bit/32Bit、多种常用多项式计算)
- 最多支持 87 个 GPIO
- 最多支持 8 个静态 Tamper 或 4 组动态 Tamper(4 输出,4 输入),动/静态可配
- 1 组内部 Sensor(支持高低电压、高低温、Mesh、时钟和 voltage glitch 检测)
- 1 块密钥存储区(支持硬件快速擦除)
- 1 个 USB(OTG-FS)
支持 USB2.0 和 OTG1.0a
内置 USB PHY 模块
专用 DMA 通道和专有的中断向量,加快数据通信速度
- 集成内部看门狗
- 1 个 10bit DAC 接口
- 1 个 7 通道 12bit ADC,最高支持 857KHz 采样率(0 通道固定采集 CHARGE_VBAT 电
压,其余通道采集电压范围 0~1.8V 或 0~3.6V 可配)。
- 支持磁条解码功能,支持 ISO/ABA、AAMVA、IBM 和 JIS II 等标准卡
- 1 个 DCMI 接口
- 芯片集成一个可对外输出 150mA 驱动能力的 LDO
- 芯片集成 USB 充电管理模块,支持最大 200mA 的充电电流
- 芯片集成开关机功能
- 支持 27.12M 频率输出
W5500:
- 支持硬件 TCP/IP 协议:TCP, UDP, ICMP, IPv4, ARP, IGMP, PPPoE
- 支持 8 个独立端口(Socket)同时通讯
- 支持掉电模式
- 支持网络唤醒
- 支持高速串行外设接口(SPI 模式 0,3)
- 内部 32K 字节收发缓存
- 内嵌 10BaseT/100BaseTX 以太网物理层(PHY)
- 支持自动协商(10/100-Based 全双工/半双工)
- 不支持 IP 分片
- 3.3V 工作电压,I/O 信号口 5V 耐压;
- LED 状态显示(全双工/半双工,网络连接,网络速度,活动状态)
- 48 引脚 LQFP 无铅封装(7x7mm, 0.5mm 间距)